선택과정


FPGA (임베디드컨트롤 및 모니터링) 교육일정 및 신청 현황 보기 Go

  • 교육기간 : 3일
  • 필요한 Training Credit : 5개
  • 수강대상

    고급 디자인 패턴을 이용한 LabVIEW 프로그래밍을 학습하고자 하는 개발자
    대형 프로젝트 개발 시 프로젝트 관리 방법을 배우고자 하는 개발자
    개발자 팀을 관리하는 LabVIEW 어플리케이션 설계자
    CLD(Certified LabVIEW Develop) 자격 취득자 혹은 그에 상응하는 프로그래밍 경력
    CLA(Cerified LabVIEW Architect) 시험을 준비하려고 하는 자
  • 선수과정

    LabVIEW Core I, LabVIEW Core 2, LabVIEW Core 3 I(필수) 교육과정 이수 또는 상응하는 프로그래밍 경험
  • 과정개요

    LabVIEW 기반 아키텍쳐 프로그램 개발과 어플리케이션 문서화 개선 방법
    올바른 아키텍처의 중요 요소 이해
    아키텍처 구축을 위한 개발팀의 공동작업 방법
    고급 디자인 패턴 이해, 아키텍처 구축하기 위한 필수요소 구성 방법, 하부 시스템 생성방법
    고급 디자인 패턴을 사용시 트레이드 오프(Trade-Off) 디자인의 이해
    깔끔한 API 디자인 하기
    LabVIEW 어플리케이션 아키텍처 분석, 평가, 개선

교육목차와 교재 샘플보기 Go

일자별 교육내용

1일

  • LabVIEW FPGA 소개

    Introduction to FPGA Technology
    LabVIEW FPGA System
    Comparison with DAQmx
    LabVIEW FPGA Applications
  • LabVIEW FPGA 기본

    Evaluating system requirements
    Reconfigurable I/O architectures
    FPGA Platforms
    System Configuration
    Creating a LabVIEW FPGA project
  • FPGA 프로그래밍 일반

    Defining FPGA Logic with LabVIEW
    Developing the FPGA VI
    Interactive Front Panel Communication
    Selecting an Execution Mode
    Compiling the FPGA VI

2일

  • FPGA 입출력

    Configuring FPGA I/O
    I/O Types
    Integer Math
    Fixed-Point Math
    CompactRIO
    Error Handling
  • FPGA VI 타이밍

    Timing Express VIs
    Implementing Loop Execution Rates
    Creating Delays between Events
    Measuring Time between Events
    Benchmarking Loop Periods
  • FPGA 데이터 공유

    Parallel Loops
    Shared Resources
    Variables
    Memory Nodes
    Race Conditions
    FPGA FIFOs
    Comparison of Data Sharing Methods
  • 단일 사이클 타이밍 루프 (Single-Cycle Timed Loop) 실행

    Data Flow in FPGA
    Single-Cycle Timed Loop
    Single-cycle Timed Loop Errors
    Optimizing Code within a While Loop

3일

  • 호스트 통합 기본

    Windows Host Integration
    Developing a Windows Host VI
    Introduction to Real-Time
    Developing a RT Host VI
    Developing a Windows VI
    Prepare RT Host for Final Application
  • DMA(Direct Momery Access) 데이터 전송

    LabVIEW FPGA and Host Communication
    DMA FIFOs
    Lossless DMA Transfer
    Interleaving
  • 모듈화 프로그래밍과 코드 재사용

    Review of SubVIs
    Using SubVIs on the FPGA
    Reentrancy and Non-reentrancy in FPGA
    Control Types for Passing to SubVIs
    Testing FPGA SubVIs
    LabVIEW FPGA IPNet

이수 후 다음과정

LabVIEW Core II
Real Time Application 과정

공통사항

  • 교육시간 : 9시 30분 ~ 오후 5시 30분 (점심시간 12시 ~ 1시 30분)
  • 취소규정, 유효기간, 최소인원 미만 등 교육등록 확인 사항 Go
  • 강의비용 포함내용 : 강의, 교재, 교육장비, 중식 포함, (석식/숙박, 주차비 포함되지 않음)
  • 교육장 안내 Go